Open Hardware Pulse

LLVM CIRCT 发布 firtool 1.161.0，包含一组密集的硬件编译器更新。该版本新增 AXI4 cut 与 clock-domain-crossing 操作、SystemVerilog net/var 核心类型支持、ImportVerilog 对 MOS switch primitive 的处理、FIRRTL 优化器对寄存器初值的保留、PyCDE type alias 修复以及 ESI channel 更新。

CHIPS Alliance 发布 Chisel 7.16.0，带来 HDL 编写与验证改进。该版本在 Cat 中保留 literal，加入 chiseltest verify 函数的基础重实现，修复 Scala 2 public constructor vals 与异常路径中的 DynamicContext 泄漏，改进硬件连接诊断，并将捆绑的 CIRCT 依赖更新到 firtool 1.160.0。

CHIPS Alliance 发布 Caliptra 固件 2.1.3，作为 runtime 与 FMC 的联合版本。发布说明新增 vendor-authorized debug artifact 支持、FW_INFO 中的 active debug policy 报告、Encryption Engine 自测试接口、ML-KEM 与 OCP-LOCK API 更新、OCP recovery image 工具、FPGA 外部 I3C host boot 测试，并修复 AES-XTS 密钥生成、mailbox key-usage 检查、PL0 权限检查和 PCR 访问控制等安全问题。

Antmicro 发布 OpenROAD 技术更新，介绍将全局布局加速从 CUDA 专用路径迁移到基于 Kokkos 的实现。文章说明 Kokkos 的 execution space 与 memory space 如何提升后端可移植性、为什么为了保持确定性需要部分单线程取舍，并基于 ariane133 设计的基准数据展示 RTL-to-GDS 流程仍可获得显著运行时间收益。

Apache TVM 发布 v0.27.0，发布说明覆盖大量 AI 编译器和运行时改进。重点包括 shared-KV attention 与 PagedAttentionKVCache checkpoint 原语、TIRx CUDA/PTX 更新至 PTX ISA 9.4 与 CUDA 13.4 目标支持、WebGPU/Web 运行时改进、LLVM 23 兼容、Jetson AGX Thor 目标标记，以及多项 ONNX、PyTorch、Relax、DLight 和符号形状修复。

MLCommons 推出首个 MLPerf Training LLM 后训练基准，计划纳入 2026 年 10 月的 v6.1 提交轮次。该基准围绕软件工程任务使用 RLVR，采用 Qwen 3.5 397B、R2E-Gym 环境、OpenHands 智能体 rollout、pass@4 验证指标，以及基于 NeMo-RL、vLLM、Ray 和 Apptainer 沙箱的参考实现。

RISC-V International 发布 Monte Cimone v3 项目快照，聚焦 RISC-V 高性能计算。文章介绍了基于 SG2044 的集群测试平台，使用 HPL、STREAM 与功耗测量进行评估，并报告 3.08 GFLOPs/W、约为 MCv1 十倍的能效，以及在峰值能效点与 Intel Sapphire Rapids 和 NVIDIA Grace CPU Superchip 系统的对比。

lowRISC 发布 secure-by-design 分析，讨论欧洲《网络韧性法案》对开放硅维护者与下游集成方的影响。文章将 CRA 义务与 OpenTitan、Ibex、CHERI-Mocha、COSMIC、GitHub 安全公告、SBOM/HBOM 工作以及 Eclipse Foundation Open Regulatory Compliance 指南联系起来。

FOSSi Foundation 发布 El Correo Libre 第 100 期。该期记录 ORConf 2026 成为迄今最大规模的 ORConf，约 200 人注册、超过 60 场报告，并在 FOSSi YouTube 频道公开录像；同时回顾 FuseSoC 作为 FPGA 与 ASIC 项目开源包管理和构建流程工具的十五周年。

RISC-V International 发布了对 Openchip BER10 项目的五问访谈。文章将 BER10 描述为欧洲 RISC-V 应用处理器：不到两年完成流片、无需重新流片即可启动操作系统，并集成 64 位 Linux 能力处理器、向量单元、一致性互连、内存/互连子系统和管理 tile。

FOSSi Foundation 发布了 Krzysztof Bieganski 关于 Verilator 的讲座。视频摘要说明了扩展验证能力的进展，包括实验分支中的四态逻辑支持、受约束随机激励生成质量改进、UVM 调度与缺陷修复、SVA 接近功能完整，以及覆盖率工具相关更新。

FOSSi Foundation 发布了 Rafael Medina Morillas 关于 GVSoC 的讲座。视频摘要将 GVSoC 描述为面向 IoT 处理器和复杂 SoC 的可配置事件驱动仿真器，通过 C++ 模型和 Python 配置支持更快的原型设计、设计空间探索、完整平台多核仿真以及与其他仿真器集成。

FOSSi Foundation 发布了 Frans Skarman 关于 Spade HDL 的讲座。视频摘要不再侧重语言本身，而是展示用 Spade 构建的项目，包括 RISC-V 内核、以太网与摄像头栈，以及纯 RTL UI 库。

FOSSi Foundation 发布了 Olof Kindgren 关于 FuseSoC 与 Edalize 路线图的讲座。视频摘要将 FuseSoC 定位为广泛使用的 IP 管理方案，拥有公开 IP core 注册表，并介绍 Edalize 作为支持 50 多种工具的 EDA 流程管理器，后续方向聚焦大型设计的管理、构建、仿真与分析。

FOSSi Foundation 发布了 Maciej Dudek 关于抗辐射加固与故障注入的讲座。视频摘要介绍了 CHIPS Alliance VeeR-EL2 开源 RISC-V 内核的三模冗余配置工作，以及围绕 Verilator 构建的开放故障注入工具，用于验证 VeeR-EL2 TMR 配置。

FOSSi Foundation 发布了 Andreas Wendleder 关于 Borg 的讲座。官方摘要介绍了一个小型 RISC-V SoC 驱动的 tile-based FP16 GPU，使用 Chisel、Yosys、LibreLane/OpenROAD、Verilator 和 Nix 等自由工具端到端构建，并作为 ASIC 流片提交，同时暴露并修复了上游工具链问题。

FOSSi Foundation 发布了 Daniel Arevalos 关于 ShapeIC 的讲座。官方摘要将 ShapeIC 描述为一个用于快速模拟集成电路设计空间探索的开源项目，通过对器件和电路基元进行查找表表征，在分层晶体管尺寸探索中减少重复的完整电路仿真。

FOSSi Foundation 发布了 Tomasz Hemperek 关于 SpiceBind 的讲座。官方摘要将 SpiceBind 描述为一个把 ngspice 连接到支持 VPI 的 HDL 仿真器的项目，并把它放在开放 PDK、电路仿真器、设计工具和库共同发展的开源模拟/混合信号验证体系中。

FOSSi Foundation 发布了 Felix Arnold 关于 Spire 的讲座。官方摘要介绍 Spire 是一种嵌入 Python 的 HDL，让设计者在源代码中表达优化意图，并应用算术结构选择与融合、FSM 最小化以及基于 ABC 的逻辑优化等转换。

FOSSi Foundation 发布 Vladimir Milovanovic 在 ORConf 2026 的 RIVET 演讲，介绍面向 RISC-V 系统的 Chisel 以太网 MAC 生成器。演讲与关联项目材料涵盖多速率 MAC 接口、DMA、ARP、IPv4、UDP、TileLink、AXI4-Stream、cocotb/Verilator 测试，以及面向 Chipyard 的集成，用于构建具备网络能力的 ASIC 与 FPGA 原型。

FOSSi Foundation 发布了 Kaleb Barrett 关于 coconext 的讲座。视频摘要将其定位为实验性的 cocotb 分支与重构方向：引入作为一等接口的 cocotb 风格 C++ API，保留现有 Python API，并以易于集成的绑定层连接两者，改善测试平台、模型、监视器与驱动器的性能及混合语言开发体验。

FOSSi Foundation 发布了 Stuart Alldred 关于 Bucket 的更新讲座。官方摘要将其介绍为收集和查看功能覆盖率的开源 Python 项目；Vypercore 关闭后，由 Noodle-Bytes 接手维护。讲座涉及改进的查看器、跨运行覆盖率比较、新归档格式，以及更多芯片企业的采用情况。

FOSSi Foundation 发布了 Martin Schoeberl 关于 Doppio 的讲座。官方摘要将其介绍为开源的软件式验证框架，把软件测试方法及 Java、Scala 等现代编程语言用于数字电路验证，探索传统硬件验证语言之外的实践路径。

RISC-V 架构测试 4.1.0 是官方非预发布版，扩展了架构覆盖与测试生成能力。发布说明重点列出 Zawrs、Sstvala、Ssccptr、Zama16b、Zkr、异常、中断和 PMP 等领域的特权测试改进，并加入低特权级执行支持；在支持的被测设计上，默认启用 Vx/Vls 向量测试生成。

Antmicro 发布用于分析 Zephyr RTOS 应用的 Zephelin 1.0.0。该版本新增板端实时追踪，将 instrumentation 与 tracing 数据统一通过 UART、GDB 或 USB 后端传输，并让 Trace Viewer 支持跨线程、运行、应用和异构 SoC 的多 flamegraph 分析，同时提供 VS Code 集成查看采集到的 trace。

YosysHQ 发布 Yosys 0.69，对综合脚本有迁移影响：移除了旧的 abc、coolrunner2、greenpak4、nlutmap、retiming、abc9、abc2 与 logger stderr 相关选项，同时 Verific 前端新增 -sv2023 标志以支持 SystemVerilog 2023。

Antmicro 与 Nuvoton 围绕新唐安全芯片在开源仿真框架 Renode 中的支持展开合作。这项工作建立在 Renode 对 NPCR1 安全 MCU 的既有支持之上。NPCR1 基于 OpenTitan Earl Grey，是采用 RISC-V 的信任根平台，包含安全加速器和 SPI、I2C、UART、USB、GPIO 接口，可用于早期固件开发、测试和调试。

CHIPS Alliance 发布 Caliptra Runtime/FMC 1.3.0，加入后量子密码算法 MLDSA 的软件支持。发布说明列出后量子密码种子初始化、MLDSA 签名验证、面向 Caliptra Core 下游固件的证明机制，以及 Rust 1.95 工具链更新。

Antmicro 介绍了结合 OpenROAD、Verilator、trace2power 和 OpenSTA 的开源功耗分析流程：利用 VCD 波形按时钟周期报告峰值功耗，根据重复跳变估算毛刺相关功耗，并在完成综合和布局布线准备后，将报告范围限定到指定模块。

cocotb 2.1.0 包含实验性 pytest 插件、Python 3.14 支持、Verilator SAIF 跟踪支持、Questa QIS/Qrun 运行器支持，以及 xfail、skipif 等更丰富的测试控制；同时修复调度器、回调、JUnit 输出和仿真器集成中的问题。

OpenHW TV 发布 David Harris 教授与 Rose Thompson 博士的线上讲座，介绍 RISC-V System-on-Chip Design 及围绕 CORE-V Wally 的实践课程。录制内容以开源 SoC 平台为基础，涉及 RV32I/RV64I、支持 Linux 的虚拟内存、缓存、分支预测和 RISC-V 扩展，以及仿真、分析、扩展设计和 FPGA 实践。

lowRISC 宣布启动 OpenTitan 新顶层设计 Peppermint，面向可穿戴设备、物联网终端和微控制器等面积、成本与功耗受限的 SoC。该集成式信任根计划承担安全启动、固件更新及主 SoC 的密码运算请求；设计工作预计在 2026 年下半年进行，软件与验证预计于 2027 年上半年完成。

RISC-V International 发布 RISER 项目介绍，展示面向欧洲 RISC-V 云服务器与加速器原型的微服务器平台。该独立节点采用 FPGA 辅助，集成 EPAC1.5 RISC-V 向量处理器测试芯片、启动固件、NVMe 存储及 100 Gbps 以太网，并讨论系统启动调试和应用验证中的集成难点。

CHIPS Alliance 发布 Caliptra 2.1 MCU Runtime SDK 初始版本，提供基于 Tock 的 Rust 信任根参考运行时。SDK 包含可复用的 capsule 组件、硬件抽象接口、参考驱动、用户态 API、协议栈、参考应用和主机工具，以及供特定 SoC 集成使用的模拟器与 FPGA 参考平台。

Python 核心开发团队博客宣布 RISC-V 已成为 CPython 官方 Tier 3 支持平台。公告提到社区贡献、RISE 为 CPython buildbot 提供真实 RISC-V 硬件，以及继续改进 RISC-V CI 的计划；PEP 11 也已将 riscv64-unknown-linux-gnu 列入 Tier 3 支持。

CHIPS Alliance 发布合并运行时与 FMC 的 Caliptra 固件 2.0.3。更新包括将 MCU 运行时纳入 Caliptra 管理的 DPE 链、SoC 清单前导部分的 DPE 上下文、所有者授权清单、带标签 DPE 上下文的 SVN 报告、大于 1 MiB 镜像的 DMA 哈希、entropy_src 动态功耗处理，以及分阶段子系统 OTP 配置。另修复 DPE 缓存加固、PAUSER 校验、保留固件 ID 和 PL0 授权边界等安全及运行时问题。

LLVM 的 CIRCT 项目发布 firtool 1.157.0，包含面向 Verilator FST tracing 的 ESI 协同仿真构建改进、FIRRTL 初始值与内联器更新、Moore 降低修复、ImportVerilog 类型检查，以及 circt-synth 数据通路简化。

RISC-V International 介绍 Ferrite Engineering 的芯片设计与验证套件 EDACrux，重点说明 WaveCrux、NetCrux、LintCrux 与 SimCrux 之间的交叉定位。WaveCrux 利用 RVFI 信号检查已退休指令，并针对 Ibex、CVA6、PicoRV32、SERV、VeeR 等内核执行与 RISC-V ISA 规范的一致性检查。

Antmicro 介绍了开源故障注入框架 Faultergeist，用于在 Verilator 中测试数字设计对单粒子翻转的敏感性。流程采用由辐照数据校验的 Weibull 与 Bendel 宇宙辐射模型生成故障测试任务，再通过 VPI 插件在仿真运行时注入比特翻转。

CHIPS Alliance 发布 Chisel 7.14.0，对硬件设计者给出重要迁移信号：通过 firtool 警告弃用隐式截断，同时新增 domain 辅助 API、LTL always 操作符、宽逻辑操作符、Connectable 的 Option 支持，以及显式截断连接操作符。

LLVM CIRCT 发布 firtool 1.155.0，硬件编译器更新包括 HW bitcast fold 的 aggregate constant 支持、更完整的 LLHD loop unrolling、ESI runtime/channel 工作、Moore/SystemVerilog lowering 修复、FIRRTL domain 与 constant-expression 更新、RTG effect system 增强，以及 BMC trace/counterexample handling。

Google 宣布正式以最高会员层级加入 OpenROAD Initiative，并任命 Aaron Cunningham 进入 ORI 治理委员会。公告将这一会员资格定位于支持中立的开源 EDA 治理、生态增长、人才培养、CI/CD 强化、PDK 使能与 OpenROAD 使用体验改进。

Yosys 0.68 是一次正式的 open EDA 发布，新增 symfpu 与 symfpu_convert pass，移除 ABC、flowmap、synth、synth_ice40 与 read_aiger 流程中的若干旧选项或已替代选项，并包含 Radiant netlist compatibility 等修复。

lowRISC 介绍了 OpenTitan Earl Grey 2 的 I3C 接口：SDR 原始比特率最高 12.5 Mbps，HDR-DDR 最高 25 Mbps。这里指原始比特率，并非扣除协议开销后的有效吞吐量；文章还说明了低功耗运行与 SCL 驱动控制。

Tenstorrent 发布 tt-metal v0.75.0，这是其开放 AI accelerator stack 的最新正式版；更新覆盖 Quasar 与 Blackhole 的 LLK、Metalium、TT-NN 改动，SFPU accuracy 与 tiny-tile 支持、trace/fabric 改进、fused MoE 与 SDPA 修复，以及 Llama、Qwen、Kimi、Gemma、DeepSeek 等 workload 的 model bring-up。

OpenHW TV 发布 PlanV Tech 关于 RISC-V 与高可信芯片开放验证的线上讲座。内容串联 Verilator 的 UVM 支持、CORE-V-VERIF 等工业级验证环境、新兴形式化验证框架，以及从 RTL 验证到经过形式化验证的设备驱动和可信嵌入式系统的端到端信任。

RISC-V International 介绍了一套两阶段 extension migration workflow：以 RISC-V Unified Database 作为 source of truth，用连接 MCP tools 的 LLM 做编码冲突分析和 remapping 建议，并开源 packed-SIMD extensions、full-system simulator、GNU assembler support、Zephyr runtime support，以及超过 140 条迁移指令的 RTL。

Antmicro 宣布加入 OpenROAD Initiative；它此前已长期贡献 OpenROAD project。文章把这次加入定位为对 transparent governance、open-source FPGA/ASIC tooling、architecture exploration、silicon prototyping，以及可复现 RTL-to-GDSII flow 的投入，以缩短芯片设计反馈周期。

CIRCT 发布 firtool 1.154.0，硬件编译器更新包括 Arcilator stream printing 与 DLTI handling、circt-bmc 对 verif.formal/verif.contract operations 的支持、ImportVerilog/Moore 对 $readmemb/$readmemh 的支持、packed struct bit-range 修复，以及 HWToLLVM 通过 module DLTI 计算 union buffer size。

CHIPS Alliance 宣布 Qualcomm Technologies 成为新的 Platinum Member，Lu Dai 加入 Governing Board；联盟特别强调 Qualcomm 在 SoC、verification、standards 以及 design-manufacturing flow 方面的经验，将支撑开源 RTL、验证方法学和自动化硬件流程。

lowRISC 发布 OpenTitan Earl Grey 2 路线图，把下一代 discrete hardware root of trust 的重点放在可选 CHERI memory safety、面向 CNSA 2.0 的 post-quantum cryptography accelerator、I3C controller/target，以及面积和功耗优化；设计计划在 2026 年下半年到 2027 年上半年持续 upstream。

Tenstorrent 发布 tt-metal v0.74.0 正式版，结束此前 RC/dev 候选流；该版本包含 LLK/Metalium 对 atanh、asinh、acosh 的优化、TT-NN scalar divide-by-zero 修复，以及面向 Tenstorrent stack 的 Llama 3.2 3B、Qwen3 32B、Llama 3.3 70B、Phi-4 和 Gemma4 bring-up。

Caliptra MCU SW 发布 rom-sdk-2.1.0，这是面向 Caliptra 2.1 的 platform-independent no_std RISC-V ROM library；它新增 OCP LOCK 文档、DOT 与 owner-key handling、field entropy 与 fuse layout 指引、MCU-side SVN anti-rollback、encrypted firmware boot、ROM milestone hooks，以及更完整的 FPGA/reference-platform 支持。

CIRCT firtool 1.153.0 是一次正式发布，包含 firtool verification pass 注册、Moore/SystemVerilog 字符串 lowering 修复、ImportVerilog hierarchical reference 与 foreach loop 支持、ESI runtime/codegen 修复、Arc coroutine lowering 更新，以及 FIRRTL LowerLayers 和 LowerMemory 改进；随后 1.153.1 作为小型 patch release 发布。

lowRISC 宣布 Tampere University 成为 OpenTitan academic partner，把 SoC Hub 在 hardware security、RISC-V architecture、cryptographic acceleration、PQC implementation、side-channel analysis、fault injection 和 open-source SoC integration 方面的研究带入 OpenTitan secure-silicon coalition。

MLCommons 为 MLPerf Inference v6.1 推出 Edge Agentic Inference benchmark，面向单颗 edge accelerator 上的端侧多轮 LLM workload，使用 Qwen3.6-27B、BFCL v4 accuracy gate、recorded coding replay，并将提交截止日定为 7 月 31 日。

Yosys 0.67 现在要求 CMake 3.28、Clang 16 或 GCC 13，将 SystemVerilog 支持迁移到基于 slang 的 sv-elab，并加入可工作的 Microsoft Visual Studio/ABC 构建，以及 check_mem、arith_tree、equiv_opt、sim、proc 和 latch handling 等 pass 更新。

MLCommons 将 MLPerf Tiny v1.4 描述为面向超低功耗 AI 的架构中立 benchmark，围绕 accuracy、latency 与每次 inference 能耗进行比较；本轮包含 9 家组织的 25 个系统配置，包括 Andes RISC-V 配置和加速器方案。

RISC-V International 介绍 GAPses 这一开放可穿戴研究平台：它使用 GAP9 超低功耗 RISC-V multicore processor，在端侧完成 EOG/EEG 信号处理和 CNN inference，将眼动信号转成 BLE 事件，无需云端计算。

lowRISC 宣布 AMI 加入 OpenTitan 项目，为 OpenTitan coalition 带来固件安全和管理能力；该 coalition 已包括 Fraunhofer、Google、Nuvoton 与 Realtek，重点推进透明、可验证的开源安全硅。

Antmicro 的 Topwrap 0.7.0 更新加入更清晰的 component-based YAML 语法、带 sanity check 的初始 clock/reset domain 支持、可生成图示的层级 SystemVerilog 解析、GUI 改进，以及后续 Renode 和 IP-XACT 集成规划。

LLVM CIRCT 发布 firtool 1.152.0，带来 ImportVerilog 与 Moore 仿真更新，包括 fscanf/sscanf、timeformat、library-binding 格式符、string-comparison lowering、Arc LowerProcesses，以及多项 FIRRTL inliner 与 dedup 修复。

RISC-V 发布基于 commit f89d503 的 ISA Manual 新快照；官方 release note 标出 bit-manipulation 参考伪代码修正，并链接了相对 6 月 26 日快照的完整差异。

lowRISC 宣布 CHERI Mocha Secure Enclave 参考设计的第二个 MVP 版本；该 subsystem SoC 可启动 CHERI Linux，加入 entropy、KMAC、ROM controller、SPI host 与 debug support 等 secure-enclave IP，并提供 Genesys 2 板卡综合 collateral。

Antmicro 介绍了面向 Coral NPU 的仿真驱动流程：把基于 RISC-V 的 Coral NPU block 嵌入 NXP i.MX 8M Plus 的 Renode Linux demo，使用 RVV 示例 payload，并通过已上游的流程改动在 Verilator 下运行基于 UVM 的 Coral NPU DV。

Antmicro 介绍了 OpenROAD resynthesis 更新：通过新的 resynth_emap 命令集成 mockturtle extended mapper；在文章给出的 SKY130 jpeg_encoder 示例中，multi-output mapping 在 timing repair 后仍带来约 10% 面积下降。

RISC-V 发布基于 commit dc8bf2a 的 ISA Manual 新快照；该版本延续 6 月 23 日快照，并通过 RISC-V ISA Manual pull request 3227 更新 Zkr 示例。

LLVM CIRCT 发布 firtool 1.151.0；该版本修复 Unpack(pack()) 产生的无效 ESI connection、FIRRTL inliner 的 N 平方级崩溃、non-domain.define domain operand lowering，加入 Arc simulation-driver 生成，扩展 SV dialect 的 sv.fclose 与 sv.concat_str，支持 SimToSV 打印 sim.fmt.string，并修复 Comb extract-of-concat 的 O(NM) 路径。

Tenstorrent 发布 TT-Metalium v0.73.1，这是其开源 AI accelerator stack 的正式版本；变更包括将 MoE helper 迁移到 C++ TT-NN、Gemma 4 性能与 prefill/decode 工作、DeepSeek prefill 与 decode 修复、SDPA 和 KV-cache 更新、Quasar LLK 与 firmware 改动、Device 2.0 API 迁移、fabric/dispatch 改进，以及 FW/KMD/SMI 文档刷新。

lowRISC 详解了已进入 upstream OpenTitan 的 ML-DSA 实现：它结合 OTBN、KMAC、SIMD-style arithmetic 和 formally verified masking accelerator，将 first-order side-channel-hardened post-quantum signature flow 放入 16 KiB instruction memory 与 32 KiB data memory。

RISC-V 发布基于 commit cc30642 的 ISA Manual 新快照，明确 c.jal 只属于 XLEN=32 Zca，补上 unprivileged 与 privileged 章节交叉引用，并修正 Zvkt DIEL constant-time 指令列表中 vmslt[u].vv 与 vrsub.vi 的表述。

Apache TVM 推出 TIRx，这是面向 ML kernel 的开源硬件原生 DSL 与编译器栈；它随 Apache TVM 0.25.0 Python package、文档、社区 kernel library、benchmark 与课程材料一起发布，服务 expert-written、agent-generated 与 megakernel 风格的加速器代码。

CHIPS Alliance 发布 Caliptra FW 2.0.2，这是面向 2.0 branch 的 runtime 与 FMC 组合发布；它加入 DPE SVN 与 crypto API 工作、DPE ML-DSA hybrid mode、attested CSR mailbox command、ML-DSA/ECDH pairwise test、更完整的 firmware verification 信息与 recovery capability 更新，并修复 production debug unlock、mailbox validation、AES-GCM GHASH 状态、FIPS 标记和 shutdown zeroization 相关问题。

CHIPS Alliance 发布 Caliptra FW 2.1.1，这是最新的 runtime 与 FMC 组合发布；2.1 branch 更新加入 SIGN_WITH_EXPORTED_MLDSA、chunked DPE certificate、initial activation 处理和更多 fw_info telemetry，并修复 debug-unlock mailbox 行为、ActivateFirmware authorization 与 bitmap 处理、manifest metadata 边界、AES-GCM streaming GHASH 状态、runtime startup KAT 覆盖、ML-KEM/ML-DSA/ECDH pairwise test、FIPS shutdown zeroization 与 mailbox PAUSER 检查。

Chipyard 1.14.0 是一次覆盖面很广的 RISC-V SoC generator 发布，加入面向 FireSim 的 AWS F2 支持、有限的 Chisel 7.13.0 支持、模块化 lite build、多芯片与 CTC 改进、Zephyr RTOS 支持、早期 Radiance/GPU 集成、新 FPGA/config 示例，并更新 Rocket Chip、BOOM、Shuttle、Saturn、Spike、Gemmini 等子模块。

CIRCT 发布 firtool 1.150.0，包含一批开源 EDA 编译器更新：ImportVerilog 支持 use-before-declare、builtins、DPI export declaration、plusargs、assertion 与声明处理；同时改进 FIRRTL lowering/domain、Synth 与 comb lowering、ESI runtime，以及 Arc coroutine lowering。

RISC-V International 采访 SHD Group，解释其 2026 RISC-V Market Analysis 的方法：覆盖近 60 个应用、每个系统 12 类器件的 top-down/bottom-up 模型，并结合 70 多次生态访谈；报告给出的 2031 年 headline forecast 为 359 亿颗 RISC-V SoC 出货量和 3180 亿美元相关收入。

Apache TVM v0.25.0 是 final release（不是 RC），汇总了自 v0.24.0 以来在 Relax、frontend importer、TIR 分析与调度、runtime backend，以及开发流程方面的大量编译器和运行时维护更新。

CHIPS Alliance 发布 Caliptra ROM 2.0.3（2.0 branch），新增 SS_STRAP_GENERIC[2] entropy source 配置以及 CTR_DRBG-AES-256、MLDSA-87 KAT 覆盖；同时修复 ROM shutdown zeroization、CSRNG health-test 行为、production debug unlock 绑定、boot failure 上报，以及 hash-based ECDSA/LMS verification 的 FIPS 标记。

Antmicro 在其开源 NVIDIA Jetson AGX Thor baseboard 上测试 Gemma 4 多个模型，并使用开源 Kenning 框架与 llama.cpp 生成性能报告，展示面向嵌入式 edge-AI 部署的开放硬件与软件栈。

Caliptra ROM 2.1.2 新增从 HEK seed 派生 Stable Owner Key，并通过 recovery reset strap gate fatal error reporting；修复内容覆盖 ICCM load 后固件验证、entropy 与 CSRNG 配置、production debug unlock 拒绝条件、ROM shutdown zeroization、OCP LOCK key ladder 使用 DOE，以及 identity root key write-lock。

CHIPS Alliance 发布 Caliptra Subsystem 2.0.2 的 documentation-only collateral update，明确不修改底层 RTL 设计；该发布遵循 Caliptra subsystem release checklist，移除 spec 中的 volatile PK hash lock，并从 main cherry-pick 多项文档澄清。

Antmicro 介绍了为 CHIPS Alliance 开源 I3C Core 实现 Host Controller 支持的工作，并将该 IP 与 Caliptra、Guineveer、VeeR EL2 RISC-V core 以及基于 AXI 的 SoC building block 串联起来，增强开放外设互连与复用能力。

MLCommons 发布 MLPerf Training v6.0 结果，新增 DeepSeek V3 与 GPT-OSS 20B sparse MoE benchmark，并报告 95 个独立系统、13 类硬件加速器，以及更广泛的云端与本地训练系统提交。

Tom's Hardware 援引 The Information 报道称，Qualcomm 曾讨论以 80 亿至 100 亿美元估值收购 Tenstorrent。该交易尚未确认，但对开源硬件简报有参考价值，因为报道中的核心理由正是 Tenstorrent 基于 RISC-V 的 AI accelerator 与数据中心 CPU IP。

MLCommons 发布 MLPerf Mobile v6.0，为 Android 设备加入基于 Llama 3.2 1B/3B 与 Llama 3.1 8B 的生成式 AI 测试，并增加 Snapdragon 8 Elite Gen 5 上的 Llama 3.1 8B NPU 加速支持，同时更新 MediaTek Dimensity 9500 与 Samsung Exynos 2600 覆盖。

FOSSi Foundation 已开放 ORConf 2026 注册；会议计划于 9 月 11-13 日在比利时 Ghent 的 Zebrastraat event center 举行，并与 FPL 2026 同地举办。面向开源硅、EDA、FPGA、IP 与 verification 工作的演讲投稿开放到 8 月 16 日。

OpenHW 介绍 RISC-V Ottawa 首次启动会议：Mike Thompson 将分享开源 RISC-V 生态，Frederic Desbiens 将介绍开源 RTOS，参与者还将共同讨论本地项目方向。

OpenHW 介绍了 European Open Source Academy 关于开源硬件生态的 webinar，参与方包括 OpenHW Group、RISC-V International、CERN 与 Barcelona Supercomputing Center，主题聚焦欧洲开源硬件协作与采用。

CHIPS Alliance 的 OCP EMEA Summit 回顾强调其与 Open Compute Project 围绕 Caliptra、OpenPRoT 以及 Guineveer/VeeR EL2 的协作，重点覆盖 root-of-trust 与开源硅基础设施，对数据中心安全硬件方向具有参考价值。

OpenHW 转发了 Eclipse Foundation 的 Frederic Desbiens 与 10xEngineers 的 Akif Ejaz 在 RISC-V Summit Europe 的 poster，主题是将 Eclipse ThreadX 提升为 RISC-V 上的一流 RTOS，体现 OpenHW 硬件生态与 Eclipse 嵌入式软件栈之间的连接。

Summit Europe 2026 的 poster program 包含多项 CVA6 相关成果：CVA6-CFI 将 RISC-V Zicfiss 与 Zicfilp CFI 扩展集成到 CVA6，并给出 22 nm FDX 下 1.0% 面积开销；其他 poster 还覆盖基于 CVA6 的 secure boot、DICE 与 post-quantum cryptography、CAGE-V confidential computing、fault-tolerant CVA6，以及 CVA6-RT 实时扩展。

FOSSi 的 El Correo Libre 第 98 期介绍 ODE4EC 已启动：这是一个为期三年的欧洲开放芯片设计环境计划，覆盖 AMS、数字 EDA，以及生产力与验证工具项目，目标是推动开放 EDA、开放 IP 与开放 PDK 流程。

lowRISC 宣布 Fraunhofer AISEC 作为官方安全测试伙伴加入 OpenTitan 联盟，将为 Earl Grey 安全微控制器带来独立的物理攻击评估、side-channel 与 fault-injection 专业能力，以及更系统的安全 assurance 工作。

OpenHW Foundation 以 Silver Sponsor 身份参加 Bologna 的 RISC-V Summit Europe 2026，集中展示 CVE2、CVE4 与 CVA6 路线讨论，围绕 Rigoletto 和 Tristan verification 的 CVA6 tech meetup，面向欧盟 RISC-V artifact 的 Unified Access Platform，以及新近宣布的 CORE-ET 硅平台。

lowRISC 与 Realtek 宣布，Realtek 已作为联盟伙伴加入 OpenTitan 项目，并计划基于 OpenTitan 平台无关的 IP、firmware 与 verification collateral，面向网络、通信和 IoT 产品开发离散式硬件 root-of-trust 器件。

Apache TVM FFI v0.1.12 为面向 ML systems 的开放 ABI 与跨框架 FFI 层加入 reflection、Rust macro 修复、面向 C ABI 的 AnyView 改动、tensor API 对齐，以及 ROCm/PyTorch DLPack loader 修复。

Antmicro 宣布，其面向 NVIDIA Jetson Orin 系列的开源硬件 baseboard 已可通过 System Designer 直接购买，并提供 schematics、设计资产、定制路径以及面向边缘 AI 开发的使用场景。

lowRISC 发布了面向 Earl Grey 1.0.0 的首个 OpenTitan development bundle，打包 FPGA bitstream、Verilated simulation binary、OpenTitanTool、HSMTool、test ROM 以及 FPGA ROM extension binary，便于 bring-up 与集成工作。

Ainekko 宣布其 CORE-ET Silicon Platform 已被 OpenHW Foundation 接收为开源项目。该平台结合 many-core 64-bit RISC-V compute、MRAM-based memory、可扩展 NoC、architecture emulator 与开放工具链，面向低功耗边缘 AI 推理。

MLCommons 表示 Chakra 已发展成拥有 40 多家成员的协作项目，execution trace 已支持 PyTorch、NVIDIA NeMo、vLLM、ASTRA-sim 以及商业模拟器，为 AI 硬件与基础设施团队提供更可移植的 benchmark 与协同设计方法。

Fraunhofer AISEC 宣布加入 OpenHW Foundation，并介绍其围绕 RISC-V CVA6 core 与 OpenTitan root-of-trust 平台开发安全 SoC 的工作；其 GyroidOS 已运行在采用 CVA6 core 的 FPGA 参考平台上。

CHIPS Alliance 的 Latch-Up 2026 回顾集中呈现 SV Tools、Verilator 中的 UVM 与四态逻辑进展、VeeR/Guineveer 开源 SoC 流程，以及 IHP 开放 PDK 与 MPW 进展。

Antmicro 将 NVIDIA Jetson 的 Yocto 支持与自家的开源硬件 baseboard、meta-antmicro Yocto layer、RDFM OTA 与 fleet management、Kenning AI benchmark，以及 Protoplaster 工厂测试栈串联起来，面向可复现的边缘 AI 产品开发。

Chisel v7.13.0 新增面向 Chisel 7 的 ChiselTest compatibility layer、用于 Chisel type metadata 的 debug intrinsic，并将 FIRRTL backend 升级到 7.0.0，同时包含多项 core fix 与文档更新。

Yosys 0.66 新增 lattice_dsp_nexus pass，用于 Lattice Nexus DSP inference；同时为 synth_gatemate 增加可传递到 flatten 的 scopename option，并将项目基线推进到 C++20，后续计划迁移到 CMake。

最新 CIRCT firtool 版本加入 firrtl.fprintf 的 lower-to-core 支持，修复多项 SimToSV lowering 问题，为 ESI runtime 增加大于 64 位整数支持，改进 Windows cosim，并带来新的综合与等价检查更新。

lowRISC 介绍了 OpenTitan 在 tape-out 前如何验证 side-channel 与 fault-injection countermeasure：将 CocoAlma、PROLEAD 等开源工具与 formal、simulation-based flow 结合，在安全开发生命周期更早阶段发现漏洞。

KTH、Lawrence Livermore 与 Barcelona Supercomputing Center 的论文使用 BananaPi-F3 等 RISC-V vector 硬件上的 RVV 1.0 microbenchmark 比较 GCC 15 与 Clang 21，发现 GCC 在多数科学计算与 ML proxy workload 上更稳定，同时暴露出编译器与性能分析工具仍需改进。

Antmicro 介绍了 Verilator 中基于 runtime force tracking 的实现，使其能更好支持 SystemVerilog 中 conditional 与 overlapping force/release statement，并更接近 IEEE 1800-2023 规范；相关工作已进入 Verilator 5.048。

lowRISC 宣布 Real Intent 加入 OpenTitan 联盟并成为官方工具合作伙伴，为 OpenTitan 工程社区带来 hardware security、linting、CDC 与 RDC 等 static sign-off 工具支持。

lowRISC 宣布 Cadence 加入 OpenTitan 联盟并成为官方工具合作伙伴，为 OpenTitan 设计在验证、形式化分析、综合和物理实现等环节提供企业级 EDA 支持。

Yosys 0.65 新增 arith_tree pass，可将 add/sub/macc 链转换为 carry-save adder tree；同时移除 share -force option，并改进 read_verilog 对 unpacked array positional assignment pattern 的支持。

Apache TVM v0.24.0 汇总了 code generation 与 runtime backend 的多项修复，同时补充新的架构文档，并通过基于 uv 的 Python 依赖管理和 GitHub Actions lint 流程推进开发工作流现代化。

RISC-V International 推出 Ratified Specifications Library，将已批准的 RISC-V 规格以 HTML 和 PDF 形式集中呈现，减少过去分散在多个仓库和草稿页面中的查找成本。

Antmicro 介绍了面向 OpenROAD 的 genetic algorithm 本地重综合策略，作为 simulated annealing 的补充；该方法开放可调搜索参数，并展示了在部分 OpenROAD-flow-scripts 设计上通过定向调参改善时序与功耗的案例。

MLCommons 介绍 GPT-OSS 20B，这是面向 MLPerf Training v6.0 的 sparse Mixture-of-Experts 预训练 benchmark，目标是在单个 8-GPU 节点上测试 MoE routing、稀疏计算以及硬件/软件训练效率。

Antmicro 扩展了 Google ChromiumOS 指纹固件模块的仿真测试能力，为基于 RISC-V Andes D25F core 与 Zephyr RTOS 的 Egis ET171 平台加入 Renode 支持。

FOSSi 发布了 Mike Thompson 在 Latch-Up 2026 的演讲 “RISC-V in Space (The Canadian version)”。该演讲介绍加拿大团队与 University of Saskatchewan 等合作伙伴从开源 RISC-V core 出发完成 silicon、进行抗辐照加固，并推进 space-ready chip；其中 MCU 基于 OpenHW Foundation 的 CV32E40P。

Antmicro 介绍了 Verilator 中实验性的四值逻辑实现：通过 `--fourstate` 开关启用，并在内部使用成对的二值变量表示，从而帮助开源 ASIC 与 FPGA 团队更好地调试 X、Z 行为。

OCP 宣布多项面向 AI 基础设施的新批准贡献，覆盖 Open Rack Wide、基于以太网的 AI 集群参考架构、机房电力与遥测工作以及 Foundation Chiplet System Architecture，进一步扩展其面向 AI 部署的开放“从 chip 到 grid”路线图。

RISC-V International 介绍了一个社区维护的交付流水线：在 Docker v29 发布后六天内，利用原生 RISC-V 硬件完成 Docker Engine、CLI、Compose 与 Buildx 的 RISC-V64 构建与发布。

lowRISC 详细介绍了 OpenTitan 的开放式物理安全测试框架：它将 side-channel 与 fault-injection 评估从基于 FPGA 的 pre-silicon 分析延伸到 post-silicon 认证，并接入 CI 以发现安全验证流程中的回归问题。

ACT 4.0 是 RISC-V 架构认证测试套件的一次重要升级，用新的 Python-based flow 取代旧的 riscof/riscv-ctg/riscv-isac/riscv-config 流程。

Antmicro 介绍了 VeeR EL2 的可选 dual-core lockstep 功能，包括 shadow core 行为、多 bit 控制编码、错误报告，以及基于 cocotb/PyUVM 的验证方式。

OCP 将 Foundation Chiplet System Architecture 描述为面向 chiplet 系统、CPU 架构中立的框架，在 Open Chiplet Economy 计划下定义常见 chiplet 类型以及硬件/互连层面的接口预期。

CHIPS Alliance 推出 SV Tools Project，聚合 sv-tests、Verible、Synlig、RISCV-DV 等开源 SystemVerilog/UVM 工具，提升工具链可见度和维护支持。

RISC-V International 介绍了 Thales 围绕 CVA6 建立 cycle-based Python 性能模型的工作，用它指导 dual-issue CVA6 实现，并在较小功耗与面积开销下提升 CoreMark/MHz。

MLCommons 介绍 MLPerf Inference v6.0 中面向 GPT-OSS 120B 与 DeepSeek-R1 interactive 场景的新 workload，包含延迟约束、speculative decoding 要求，以及参考实现链接。

Caliptra RTL v2.1.2 是 Caliptra 2.1 RTL 的 patch release，包含 AES countermeasure、Key Vault 加固，以及面向未来使用模型的 ML-KEM Key Vault 端序修复。

CHIPS Alliance 介绍了使用 Topwrap 与 Guineveer 的开放数字设计流程；Guineveer 是基于 VeeR EL2 的 RISC-V reference SoC，用于模块化、可复用的 SoC 构建。

OpenHW 在 TRISTAN 项目下宣布 Unified RISC-V IP Access Platform，目标是集中呈现已验证、面向产业使用的 RISC-V 组件和相关开源资产。

OpenHW 在 CVA6 仓库发布了面向特定配置的 CV32A60X 6.0.0 版本，引入基于 OBI 的 pipeline hierarchy，移除 caches 与 PMP entries，并改进 coverage、lint 结果与配置文档。

Gemmini v0.7.1 是一次增量版本更新，加入对矩形卷积的支持，提供新的 Timeloop 配置，改善运行时可配置数据流的面积表现，并缩短构建与 elaboration 时间。